/
低轨卫星等无线宽带数字信号采集与回放平台
| FPGA | Xilinx xczu47dr-2ffve1156i，集成四核Cortex™-A53 处理器，双核 Cortex™-R5 实时处理单元 930K system logic cells, 13Mb distributed RAM, 38Mb block RAM, 22.5Mb Ultra RAM;4272 DSP slices |
| 外部存储单元 | PS: 4GB DDR4 SDRAM ; PL: 3GB DDR4 SDRAM Qual SPI-flash × 2, 512MB；EMMC 8GB；Micro SD × 1 |
| ADC/DAC | ADC: 8路、14比特、5.0Gsps 采样率 (其中4路通过FMC 接口扩展) DAC: 8路、14比特、10.0Gsps 采样率 (其中4路通过FMC 接口扩展) |
| 输入/输出 | 输入：10MHz-5GHz，RL ≤ 11dB，最大输入电平18dBm 输出：10MHz-5GHz，RL≤ 12dB，最大输出电平5dBm 最大信号带宽： 2GHz；通道上升时间≤400ps（20% 到 80%） 通道间延迟差小于50ps（4路间，可通过软件校正至10ps内） |
| 时 钟 性 能 | 基准晶振：0.28ppm@10MHz，支持高稳OCXO或者原子钟输入 相噪：-123dBc @100kHz, -125dBc@1MHz, -142dBc@10MHz (归一化至1GHz频率） |
| 采集/生成 | 12GB/s DDR4储存能力（最大存储容量3GB）；12GB/s的固态SSD实时流盘速率（4个SSD并行）；最大样点数目受制于硬盘容量 在多板卡级联模式下，存储/读取速率可线性增长 支持数字IQ生成 |
| 外触发输入 | MMCX 50Ω × 1（复用） |
| 通用外设接口 | JTAG × 1；USB UART × 1 RJ45千兆以太网× 1；FMC接口 × 1 |
| 高速接口 | USB 3.0 × 1； PCIe Gen4x8 × 1 |
| 软件接口 | Matlab，C/C++/Python等标准API 接口 |
| ADC输入 | MMCX 50Ω × 4 (可通过FMC扩展至8路) |
| DAC输出 | MMCX 50Ω × 4 (可通过FMC扩展至8路) |
| 时钟参考 | 外参考输入 MMCX 50Ω × 1（复用） |
| 电源 | 标准机箱12V供电，最大功耗70W |
